RSTRT_MSK:0
RESET:1
ICM:2
SRC0_ZPAD_BASE_0_LOW:3
SRC0_ZPAD_BASE_0_HIGH:4
SRC0_ZPAD_BASE_1_LOW:5
SRC0_ZPAD_BASE_1_HIGH:6
SRC0_ZPAD_BASE_2_LOW:7
SRC0_ZPAD_BASE_2_HIGH:8
SRC0_ZPAD_CHANNEL_BASE_LOW:9
SRC0_ZPAD_CHANNEL_BASE_HIGH:a
SRC0_AGU_INC_0:b
SRC0_AGU_MOD_0:c
SRC0_AGU_OFST_0:d
SRC0_AGU_RPT_0:e
SRC0_AGU_INC_1:f
SRC0_AGU_MOD_1:10
SRC0_AGU_OFST_1:11
SRC0_AGU_RPT_1:12
SRC0_AGU_INC_2:13
SRC0_AGU_MOD_2:14
SRC0_AGU_OFST_2:15
SRC0_AGU_RPT_2:16
SRC0_AGU_INC_3:17
SRC0_AGU_MOD_3:18
SRC0_AGU_OFST_3:19
SRC0_AGU_RPT_3:1a
SRC0_SOURCE_CACHE_EN:1b
SRC0_ZPAD_CFG:1c
SRC0_SOURCE_PADDING_WORD_LOW:1d
SRC0_SOURCE_PADDING_WORD_HIGH:1e
SRC0_SOURCE_DILUTION_WORD_LOW:1f
SRC0_SOURCE_DILUTION_WORD_HIGH:20
SRC0_ZPAD_MUL_MAN_0:21
SRC0_ZPAD_MUL_MAN_1:22
SRC0_ZPAD_MUL_MAN_2:23
SRC0_ZPAD_MUL_MAN_3:24
SRC0_ZPAD_MUL_EXP:25
SRC0_ZPAD_POWER_DILUTION:26
SRC0_ZPAD_START_NO_PADDING_0:27
SRC0_ZPAD_END_NO_PADDING_0:28
SRC0_ZPAD_START_NO_PADDING_1:29
SRC0_ZPAD_END_NO_PADDING_1:2a
SRC0_ZPAD_START_NO_PADDING_2:2b
SRC0_ZPAD_END_NO_PADDING_2:2c
SRC0_ZPAD_START_NO_PADDING_3:2d
SRC0_ZPAD_END_NO_PADDING_3:2e
SRC0_PACK_CFG:2f
SRC0_DECOMP_CFG:30
SRC0_DECOMP_LUT_00_01:31
SRC0_DECOMP_LUT_02_03:32
SRC0_DECOMP_LUT_04_05:33
SRC0_DECOMP_LUT_06_07:34
SRC0_DECOMP_LUT_08_09:35
SRC0_DECOMP_LUT_10_11:36
SRC0_DECOMP_LUT_12_13:37
SRC0_DECOMP_LUT_14_15:38
SNK0_ZPAD_BASE_0_LOW:39
SNK0_ZPAD_BASE_0_HIGH:3a
SNK0_ZPAD_BASE_1_LOW:3b
SNK0_ZPAD_BASE_1_HIGH:3c
SNK0_ZPAD_BASE_2_LOW:3d
SNK0_ZPAD_BASE_2_HIGH:3e
SNK0_ZPAD_MUL_MAN_0:3f
SNK0_ZPAD_MUL_MAN_1:40
SNK0_ZPAD_MUL_MAN_2:41
SNK0_ZPAD_MUL_MAN_3:42
SNK0_ZPAD_MUL_EXP:43
SNK0_ZPAD_CFG:44
SNK0_ZPAD_START_NO_PADDING_0:45
SNK0_ZPAD_END_NO_PADDING_0:46
SNK0_ZPAD_START_NO_PADDING_1:47
SNK0_ZPAD_END_NO_PADDING_1:48
SNK0_ZPAD_START_NO_PADDING_2:49
SNK0_ZPAD_END_NO_PADDING_2:4a
SNK0_ZPAD_START_NO_PADDING_3:4b
SNK0_ZPAD_END_NO_PADDING_3:4c
SNK0_SINK_PADDING_WORD_LOW:4d
SNK0_SINK_PADDING_WORD_HIGH:4e
SNK0_AGU_INC_0:4f
SNK0_AGU_MOD_0:50
SNK0_AGU_OFST_0:51
SNK0_AGU_RPT_0:52
SNK0_AGU_INC_1:53
SNK0_AGU_MOD_1:54
SNK0_AGU_OFST_1:55
SNK0_AGU_RPT_1:56
SNK0_AGU_INC_2:57
SNK0_AGU_MOD_2:58
SNK0_AGU_OFST_2:59
SNK0_AGU_RPT_2:5a
SNK0_AGU_INC_3:5b
SNK0_AGU_MOD_3:5c
SNK0_AGU_OFST_3:5d
SNK0_AGU_RPT_3:5e
SNK0_SINK_PILING_EN:5f
SNK0_SINK_WEM_LOW:60
SNK0_SINK_WEM_HIGH:61
SNK0_UNPACK_CFG:62
CORE0_CYC_SHFT:63
CORE0_DMANIP_CFG:64
CORE0_DMANIP_SHFT:65
CORE0_DMANIP_MASK_EN_LOW_LOW:66
CORE0_DMANIP_MASK_EN_LOW_HIGH:67
CORE0_DMANIP_MASK_EN_HIGH_LOW:68
CORE0_DMANIP_MASK_EN_HIGH_HIGH:69
CORE0_DMANIP_MASK_WORD_LOW:6a
CORE0_DMANIP_MASK_WORD_HIGH:6b
CORE0_DMANIP_VADDR_ADD_VALUE_LOW:6c
CORE0_DMANIP_VADDR_ADD_VALUE_HIGH:6d
CORE0_INTLV_CFG:6e
CORE0_INTLV_INC_VALS:6f
CORE0_INTLV_MASK_IN_LOW:70
CORE0_INTLV_MASK_IN_HIGH:71
CORE0_INTLV_MASK_OUT_LOW:72
CORE0_INTLV_MASK_OUT_HIGH:73
CORE0_INTLV_LANE_SHIFT_0:74
CORE0_INTLV_LANE_SHIFT_1:75
CORE0_INTLV_LANE_SHIFT_2:76
CORE0_INTLV_LANE_SHIFT_3:77
CORE0_INTLV_LANE_SHIFT_4:78
CORE0_INTLV_LANE_SHIFT_5:79
CORE0_INTLV_LANE_SHIFT_6:7a
CORE0_INTLV_LANE_SHIFT_7:7b
CORE0_INTLV_LANE_SHIFT_8:7c
CORE0_INTLV_LANE_SHIFT_9:7d
CORE0_INTLV_LANE_SHIFT_10:7e
CORE0_INTLV_LANE_SHIFT_11:7f
CORE0_INTLV_LANE_SHIFT_12:80
CORE0_INTLV_LANE_SHIFT_13:81
CORE0_INTLV_LANE_SHIFT_14:82
CORE0_INTLV_LANE_SHIFT_15:83
CORE0_INTLV_LANE_SHIFT_OUT_0:84
CORE0_INTLV_LANE_SHIFT_OUT_1:85
CORE0_INTLV_LANE_SHIFT_OUT_2:86
CORE0_INTLV_LANE_SHIFT_OUT_3:87
CORE0_INTLV_LANE_SHIFT_OUT_4:88
CORE0_INTLV_LANE_SHIFT_OUT_5:89
CORE0_INTLV_LANE_SHIFT_OUT_6:8a
CORE0_INTLV_LANE_SHIFT_OUT_7:8b
CORE0_INTLV_LANE_SHIFT_OUT_8:8c
CORE0_INTLV_LANE_SHIFT_OUT_9:8d
CORE0_INTLV_LANE_SHIFT_OUT_10:8e
CORE0_INTLV_LANE_SHIFT_OUT_11:8f
CORE0_INTLV_LANE_SHIFT_OUT_12:90
CORE0_INTLV_LANE_SHIFT_OUT_13:91
CORE0_INTLV_LANE_SHIFT_OUT_14:92
CORE0_INTLV_LANE_SHIFT_OUT_15:93
SRC1_ZPAD_BASE_0_LOW:94
SRC1_ZPAD_BASE_0_HIGH:95
SRC1_ZPAD_BASE_1_LOW:96
SRC1_ZPAD_BASE_1_HIGH:97
SRC1_ZPAD_BASE_2_LOW:98
SRC1_ZPAD_BASE_2_HIGH:99
SRC1_ZPAD_CHANNEL_BASE_LOW:9a
SRC1_ZPAD_CHANNEL_BASE_HIGH:9b
SRC1_AGU_INC_0:9c
SRC1_AGU_MOD_0:9d
SRC1_AGU_OFST_0:9e
SRC1_AGU_RPT_0:9f
SRC1_AGU_INC_1:a0
SRC1_AGU_MOD_1:a1
SRC1_AGU_OFST_1:a2
SRC1_AGU_RPT_1:a3
SRC1_AGU_INC_2:a4
SRC1_AGU_MOD_2:a5
SRC1_AGU_OFST_2:a6
SRC1_AGU_RPT_2:a7
SRC1_AGU_INC_3:a8
SRC1_AGU_MOD_3:a9
SRC1_AGU_OFST_3:aa
SRC1_AGU_RPT_3:ab
SRC1_SOURCE_CACHE_EN:ac
SRC1_ZPAD_CFG:ad
SRC1_SOURCE_PADDING_WORD_LOW:ae
SRC1_SOURCE_PADDING_WORD_HIGH:af
SRC1_SOURCE_DILUTION_WORD_LOW:b0
SRC1_SOURCE_DILUTION_WORD_HIGH:b1
SRC1_ZPAD_MUL_MAN_0:b2
SRC1_ZPAD_MUL_MAN_1:b3
SRC1_ZPAD_MUL_MAN_2:b4
SRC1_ZPAD_MUL_MAN_3:b5
SRC1_ZPAD_MUL_EXP:b6
SRC1_ZPAD_POWER_DILUTION:b7
SRC1_ZPAD_START_NO_PADDING_0:b8
SRC1_ZPAD_END_NO_PADDING_0:b9
SRC1_ZPAD_START_NO_PADDING_1:ba
SRC1_ZPAD_END_NO_PADDING_1:bb
SRC1_ZPAD_START_NO_PADDING_2:bc
SRC1_ZPAD_END_NO_PADDING_2:bd
SRC1_ZPAD_START_NO_PADDING_3:be
SRC1_ZPAD_END_NO_PADDING_3:bf
SRC1_PACK_CFG:c0
SRC1_DECOMP_CFG:c1
SRC1_DECOMP_LUT_00_01:c2
SRC1_DECOMP_LUT_02_03:c3
SRC1_DECOMP_LUT_04_05:c4
SRC1_DECOMP_LUT_06_07:c5
SRC1_DECOMP_LUT_08_09:c6
SRC1_DECOMP_LUT_10_11:c7
SRC1_DECOMP_LUT_12_13:c8
SRC1_DECOMP_LUT_14_15:c9
SNK1_ZPAD_BASE_0_LOW:ca
SNK1_ZPAD_BASE_0_HIGH:cb
SNK1_ZPAD_BASE_1_LOW:cc
SNK1_ZPAD_BASE_1_HIGH:cd
SNK1_ZPAD_BASE_2_LOW:ce
SNK1_ZPAD_BASE_2_HIGH:cf
SNK1_ZPAD_MUL_MAN_0:d0
SNK1_ZPAD_MUL_MAN_1:d1
SNK1_ZPAD_MUL_MAN_2:d2
SNK1_ZPAD_MUL_MAN_3:d3
SNK1_ZPAD_MUL_EXP:d4
SNK1_ZPAD_CFG:d5
SNK1_ZPAD_START_NO_PADDING_0:d6
SNK1_ZPAD_END_NO_PADDING_0:d7
SNK1_ZPAD_START_NO_PADDING_1:d8
SNK1_ZPAD_END_NO_PADDING_1:d9
SNK1_ZPAD_START_NO_PADDING_2:da
SNK1_ZPAD_END_NO_PADDING_2:db
SNK1_ZPAD_START_NO_PADDING_3:dc
SNK1_ZPAD_END_NO_PADDING_3:dd
SNK1_SINK_PADDING_WORD_LOW:de
SNK1_SINK_PADDING_WORD_HIGH:df
SNK1_AGU_INC_0:e0
SNK1_AGU_MOD_0:e1
SNK1_AGU_OFST_0:e2
SNK1_AGU_RPT_0:e3
SNK1_AGU_INC_1:e4
SNK1_AGU_MOD_1:e5
SNK1_AGU_OFST_1:e6
SNK1_AGU_RPT_1:e7
SNK1_AGU_INC_2:e8
SNK1_AGU_MOD_2:e9
SNK1_AGU_OFST_2:ea
SNK1_AGU_RPT_2:eb
SNK1_AGU_INC_3:ec
SNK1_AGU_MOD_3:ed
SNK1_AGU_OFST_3:ee
SNK1_AGU_RPT_3:ef
SNK1_SINK_PILING_EN:f0
SNK1_SINK_WEM_LOW:f1
SNK1_SINK_WEM_HIGH:f2
SNK1_UNPACK_CFG:f3
CORE1_CYC_SHFT:f4
CORE1_DMANIP_CFG:f5
CORE1_DMANIP_SHFT:f6
CORE1_DMANIP_MASK_EN_LOW_LOW:f7
CORE1_DMANIP_MASK_EN_LOW_HIGH:f8
CORE1_DMANIP_MASK_EN_HIGH_LOW:f9
CORE1_DMANIP_MASK_EN_HIGH_HIGH:fa
CORE1_DMANIP_MASK_WORD_LOW:fb
CORE1_DMANIP_MASK_WORD_HIGH:fc
CORE1_DMANIP_VADDR_ADD_VALUE_LOW:fd
CORE1_DMANIP_VADDR_ADD_VALUE_HIGH:fe
STAT:ff
