RSTRT_MSK:0
SRC0_ZPAD_BASE_0_LOW:3
SRC0_ZPAD_BASE_0_HIGH:4
SRC0_ZPAD_BASE_1_LOW:5
SRC0_ZPAD_BASE_1_HIGH:6
SRC0_ZPAD_BASE_2_LOW:7
SRC0_ZPAD_BASE_2_HIGH:8
SRC0_ZPAD_CHANNEL_BASE_LOW:9
SRC0_ZPAD_CHANNEL_BASE_HIGH:a
SRC0_AGU_SUM_CFG:b
SRC0_AGU_INC_0:c
SRC0_AGU_MOD_0:d
SRC0_AGU_OFST_0:e
SRC0_AGU_RPT_0:f
SRC0_AGU_INC_1:10
SRC0_AGU_MOD_1:11
SRC0_AGU_OFST_1:12
SRC0_AGU_RPT_1:13
SRC0_AGU_INC_2:14
SRC0_AGU_MOD_2:15
SRC0_AGU_OFST_2:16
SRC0_AGU_RPT_2:17
SRC0_AGU_INC_3:18
SRC0_AGU_MOD_3:19
SRC0_AGU_OFST_3:1a
SRC0_AGU_RPT_3:1b
SRC0_SOURCE_CACHE_EN:1c
SRC0_ZPAD_CFG:1d
SRC0_SOURCE_PADDING_WORD_LOW:1e
SRC0_SOURCE_PADDING_WORD_HIGH:1f
SRC0_SOURCE_DILUTION_WORD_LOW:20
SRC0_SOURCE_DILUTION_WORD_HIGH:21
SRC0_ZPAD_MUL_MAN_0:22
SRC0_ZPAD_MUL_MAN_1:23
SRC0_ZPAD_MUL_MAN_2:24
SRC0_ZPAD_MUL_MAN_3:25
SRC0_ZPAD_MUL_EXP:26
SRC0_ZPAD_POWER_DILUTION:27
SRC0_ZPAD_START_NO_PADDING_0:28
SRC0_ZPAD_END_NO_PADDING_0:29
SRC0_ZPAD_START_NO_PADDING_1:2a
SRC0_ZPAD_END_NO_PADDING_1:2b
SRC0_ZPAD_START_NO_PADDING_2:2c
SRC0_ZPAD_END_NO_PADDING_2:2d
SRC0_ZPAD_START_NO_PADDING_3:2e
SRC0_ZPAD_END_NO_PADDING_3:2f
SRC0_PACK_CFG:30
SRC0_DECOMP_CFG:31
SRC0_DECOMP_MASK_LOW_LOW:32
SRC0_DECOMP_MASK_LOW_HIGH:33
SRC0_DECOMP_MASK_HIGH_LOW:34
SRC0_DECOMP_MASK_HIGH_HIGH:35
SRC0_DECOMP_LUT_00_01:36
SRC0_DECOMP_LUT_02_03:37
SRC0_DECOMP_LUT_04_05:38
SRC0_DECOMP_LUT_06_07:39
SRC0_DECOMP_LUT_08_09:3a
SRC0_DECOMP_LUT_10_11:3b
SRC0_DECOMP_LUT_12_13:3c
SRC0_DECOMP_LUT_14_15:3d
SNK0_ZPAD_BASE_0_LOW:3e
SNK0_ZPAD_BASE_0_HIGH:3f
SNK0_ZPAD_BASE_1_LOW:40
SNK0_ZPAD_BASE_1_HIGH:41
SNK0_ZPAD_BASE_2_LOW:42
SNK0_ZPAD_BASE_2_HIGH:43
SNK0_ZPAD_MUL_MAN_0:44
SNK0_ZPAD_MUL_MAN_1:45
SNK0_ZPAD_MUL_MAN_2:46
SNK0_ZPAD_MUL_MAN_3:47
SNK0_ZPAD_MUL_EXP:48
SNK0_ZPAD_CFG:49
SNK0_ZPAD_START_NO_PADDING_0:4a
SNK0_ZPAD_END_NO_PADDING_0:4b
SNK0_ZPAD_START_NO_PADDING_1:4c
SNK0_ZPAD_END_NO_PADDING_1:4d
SNK0_ZPAD_START_NO_PADDING_2:4e
SNK0_ZPAD_END_NO_PADDING_2:4f
SNK0_ZPAD_START_NO_PADDING_3:50
SNK0_ZPAD_END_NO_PADDING_3:51
SNK0_SINK_PADDING_WORD_LOW:52
SNK0_SINK_PADDING_WORD_HIGH:53
SNK0_AGU_SUM_CFG:54
SNK0_AGU_INC_0:55
SNK0_AGU_MOD_0:56
SNK0_AGU_OFST_0:57
SNK0_AGU_RPT_0:58
SNK0_AGU_INC_1:59
SNK0_AGU_MOD_1:5a
SNK0_AGU_OFST_1:5b
SNK0_AGU_RPT_1:5c
SNK0_AGU_INC_2:5d
SNK0_AGU_MOD_2:5e
SNK0_AGU_OFST_2:5f
SNK0_AGU_RPT_2:60
SNK0_AGU_INC_3:61
SNK0_AGU_MOD_3:62
SNK0_AGU_OFST_3:63
SNK0_AGU_RPT_3:64
SNK0_SINK_PILING_EN:65
SNK0_SINK_WEM_LOW:66
SNK0_SINK_WEM_HIGH:67
SNK0_UNPACK_CFG:68
SNK0_COMP_CFG:69
SNK0_COMP_MASK_LOW_LOW:6a
SNK0_COMP_MASK_LOW_HIGH:6b
SNK0_COMP_MASK_HIGH_LOW:6c
SNK0_COMP_MASK_HIGH_HIGH:6d
SNK0_COMP_POINTS_00_01:6e
SNK0_COMP_POINTS_02_03:6f
SNK0_COMP_POINTS_04_05:70
SNK0_COMP_POINTS_06_07:71
SNK0_COMP_POINTS_08_09:72
SNK0_COMP_POINTS_10_11:73
SNK0_COMP_POINTS_12_13:74
SNK0_COMP_POINTS_14:75
CORE0_CYC_SHFT:76
CORE0_DMANIP_CFG:77
CORE0_DMANIP_SHFT:78
CORE0_DMANIP_MASK_EN_LOW_LOW:79
CORE0_DMANIP_MASK_EN_LOW_HIGH:7a
CORE0_DMANIP_MASK_EN_HIGH_LOW:7b
CORE0_DMANIP_MASK_EN_HIGH_HIGH:7c
CORE0_DMANIP_MASK_WORD_LOW:7d
CORE0_DMANIP_MASK_WORD_HIGH:7e
CORE0_DMANIP_VADDR_ADD_VALUE_LOW:7f
CORE0_DMANIP_VADDR_ADD_VALUE_HIGH:80
CORE0_INTLV_CFG:81
CORE0_INTLV_INC_VALS:82
CORE0_INTLV_MASK_IN_LOW:83
CORE0_INTLV_MASK_IN_HIGH:84
CORE0_INTLV_MASK_OUT_LOW:85
CORE0_INTLV_MASK_OUT_HIGH:86
CORE0_INTLV_LANE_SHIFT_0:87
CORE0_INTLV_LANE_SHIFT_1:88
CORE0_INTLV_LANE_SHIFT_2:89
CORE0_INTLV_LANE_SHIFT_3:8a
CORE0_INTLV_LANE_SHIFT_4:8b
CORE0_INTLV_LANE_SHIFT_5:8c
CORE0_INTLV_LANE_SHIFT_6:8d
CORE0_INTLV_LANE_SHIFT_7:8e
CORE0_INTLV_LANE_SHIFT_8:8f
CORE0_INTLV_LANE_SHIFT_9:90
CORE0_INTLV_LANE_SHIFT_10:91
CORE0_INTLV_LANE_SHIFT_11:92
CORE0_INTLV_LANE_SHIFT_12:93
CORE0_INTLV_LANE_SHIFT_13:94
CORE0_INTLV_LANE_SHIFT_14:95
CORE0_INTLV_LANE_SHIFT_15:96
CORE0_INTLV_LANE_SHIFT_OUT_0:97
CORE0_INTLV_LANE_SHIFT_OUT_1:98
CORE0_INTLV_LANE_SHIFT_OUT_2:99
CORE0_INTLV_LANE_SHIFT_OUT_3:9a
CORE0_INTLV_LANE_SHIFT_OUT_4:9b
CORE0_INTLV_LANE_SHIFT_OUT_5:9c
CORE0_INTLV_LANE_SHIFT_OUT_6:9d
CORE0_INTLV_LANE_SHIFT_OUT_7:9e
CORE0_INTLV_LANE_SHIFT_OUT_8:9f
CORE0_INTLV_LANE_SHIFT_OUT_9:a0
CORE0_INTLV_LANE_SHIFT_OUT_10:a1
CORE0_INTLV_LANE_SHIFT_OUT_11:a2
CORE0_INTLV_LANE_SHIFT_OUT_12:a3
CORE0_INTLV_LANE_SHIFT_OUT_13:a4
CORE0_INTLV_LANE_SHIFT_OUT_14:a5
CORE0_INTLV_LANE_SHIFT_OUT_15:a6
STAT:a7
