RSTRT_MSK:0
RESET:1
ICM:2
SNIFFER_DSOURCE_TAG_ID:3
SRC_ND_AGU_FLOW_CTRL:4
SRC_ND_AGU_BASE_0_LOW:5
SRC_ND_AGU_BASE_0_HIGH:6
SRC_ND_AGU_BASE_1_LOW:7
SRC_ND_AGU_BASE_1_HIGH:8
SRC_ND_AGU_BASE_2_LOW:9
SRC_ND_AGU_BASE_2_HIGH:a
SRC_ND_AGU_INC_1:b
SRC_ND_AGU_MOD_1:c
SRC_ND_AGU_OFST_1:d
SRC_ND_AGU_RPT_1:e
SRC_ND_AGU_INC_2:f
SRC_ND_AGU_MOD_2:10
SRC_ND_AGU_OFST_2:11
SRC_ND_AGU_RPT_2:12
SRC_ND_AGU_INC_3:13
SRC_ND_AGU_MOD_3:14
SRC_ND_AGU_OFST_3:15
SRC_ND_AGU_RPT_3:16
SRC_ND_AGU_INC_4:17
SRC_ND_AGU_MOD_4:18
SRC_ND_AGU_OFST_4:19
SRC_ND_AGU_RPT_4:1a
SRC_ND_AGU_CFG:1b
SRC_ND_AGU_STAT:1c
SRC_ND_I2AC_STAT:1d
ZPAD_CFG:1e
ZPAD_PAD_WORD_LOW:1f
ZPAD_PAD_WORD_HIGH:20
ZPAD_THRESH_LW_AXIS_0:21
ZPAD_THRESH_HGH_AXIS_0:22
ZPAD_THRESH_LW_AXIS_1:23
ZPAD_THRESH_HGH_AXIS_1:24
ZPAD_THRESH_LW_AXIS_2:25
ZPAD_THRESH_HGH_AXIS_2:26
ZPAD_MULT_AXIS_0:27
ZPAD_MULT_AXIS_1:28
ZPAD_MULT_AXIS_2:29
I2AC_CFG:2a
I2AC_MULT_AXIS_0:2b
I2AC_MULT_AXIS_1:2c
I2AC_MULT_AXIS_2:2d
SNIFFER_EN:2e
SNK_ND_AGU_BASE_0_LOW:2f
SNK_ND_AGU_BASE_0_HIGH:30
SNK_ND_AGU_BASE_1_LOW:31
SNK_ND_AGU_BASE_1_HIGH:32
SNK_ND_AGU_BASE_2_LOW:33
SNK_ND_AGU_BASE_2_HIGH:34
SNK_ND_AGU_INC_1:35
SNK_ND_AGU_MOD_1:36
SNK_ND_AGU_OFST_1:37
SNK_ND_AGU_RPT_1:38
SNK_ND_AGU_INC_2:39
SNK_ND_AGU_MOD_2:3a
SNK_ND_AGU_OFST_2:3b
SNK_ND_AGU_RPT_2:3c
SNK_ND_AGU_INC_3:3d
SNK_ND_AGU_MOD_3:3e
SNK_ND_AGU_OFST_3:3f
SNK_ND_AGU_RPT_3:40
SNK_ND_AGU_INC_4:41
SNK_ND_AGU_MOD_4:42
SNK_ND_AGU_OFST_4:43
SNK_ND_AGU_RPT_4:44
SNK_ND_AGU_CFG:45
SNK_ND_AGU_STAT:46
SNK_ND_I2AC_STAT:47
SNK_WEM_LOW:48
SNK_WEM_HIGH:49
SRAM_SRC_FLOW_SIZE:4a
SRAM_SRC_FLOW_STAT:4b
SRAM_SRC_FLOW_SIZE_FILTER:4c
SRAM_SRC_FLOW_STAT_FILTER:4d
CPA_SRC_FLOW_SIZE:4e
CPA_SRC_FLOW_STAT:4f
CORE_0_DECOMP_CFG_0:50
CORE_0_DECOMP_CFG_1:51
CORE_0_DECOMP_LUT_0_1:52
CORE_0_DECOMP_LUT_2_3:53
CORE_0_DECOMP_LUT_4_5:54
CORE_0_DECOMP_LUT_6_7:55
CORE_0_DECOMP_LUT_8_9:56
CORE_0_DECOMP_LUT_10_11:57
CORE_0_DECOMP_LUT_12_13:58
CORE_0_DECOMP_LUT_14_15:59
CORE_0_CHNKR_BLBR_CFG_0:5a
CORE_0_CHNKR_HEADER:5b
CORE_0_CHNKR_BODY:5c
CORE_0_CHNKR_STAT:5d
CORE_0_BLBR_FOOTER:5e
CORE_0_BLBR_HEADER:5f
CORE_0_BLBR_STAT:60
CORE_0_ALIGNER_CFG_0:61
CORE_0_CYC_SHFT:62
CORE_0_D_MANIP_CFG:63
CORE_0_D_MANIP_DATA_SHFT:64
CORE_0_D_MANIP_BYTE_MASK_LOW:65
CORE_0_D_MANIP_BYTE_MASK_HIGH:66
CORE_0_D_MANIP_VTHRESH_LOW:67
CORE_0_D_MANIP_VTHRESH_HIGH:68
CORE_0_D_MANIP_VADDR_ADD_VALUE_LOW:69
CORE_0_D_MANIP_VADDR_ADD_VALUE_HIGH:6a
CORE_0_INTLV_CFG:6b
CORE_0_INTLV_INC_VALS:6c
CORE_0_INTLV_MASK_IN_LOW:6d
CORE_0_INTLV_MASK_IN_HIGH:6e
CORE_0_INTLV_MASK_OUT_LOW:6f
CORE_0_INTLV_MASK_OUT_HIGH:70
CORE_0_INTLV_LANE_SHIFT_0:71
CORE_0_INTLV_LANE_SHIFT_1:72
CORE_0_INTLV_LANE_SHIFT_2:73
CORE_0_INTLV_LANE_SHIFT_3:74
CORE_0_INTLV_LANE_SHIFT_4:75
CORE_0_INTLV_LANE_SHIFT_5:76
CORE_0_INTLV_LANE_SHIFT_6:77
CORE_0_INTLV_LANE_SHIFT_7:78
CORE_0_INTLV_LANE_SHIFT_8:79
CORE_0_INTLV_LANE_SHIFT_9:7a
CORE_0_INTLV_LANE_SHIFT_10:7b
CORE_0_INTLV_LANE_SHIFT_11:7c
CORE_0_INTLV_LANE_SHIFT_12:7d
CORE_0_INTLV_LANE_SHIFT_13:7e
CORE_0_INTLV_LANE_SHIFT_14:7f
CORE_0_INTLV_LANE_SHIFT_15:80
CORE_0_INTLV_LANE_SHIFT_OUT_0:81
CORE_0_INTLV_LANE_SHIFT_OUT_1:82
CORE_0_INTLV_LANE_SHIFT_OUT_2:83
CORE_0_INTLV_LANE_SHIFT_OUT_3:84
CORE_0_INTLV_LANE_SHIFT_OUT_4:85
CORE_0_INTLV_LANE_SHIFT_OUT_5:86
CORE_0_INTLV_LANE_SHIFT_OUT_6:87
CORE_0_INTLV_LANE_SHIFT_OUT_7:88
CORE_0_INTLV_LANE_SHIFT_OUT_8:89
CORE_0_INTLV_LANE_SHIFT_OUT_9:8a
CORE_0_INTLV_LANE_SHIFT_OUT_10:8b
CORE_0_INTLV_LANE_SHIFT_OUT_11:8c
CORE_0_INTLV_LANE_SHIFT_OUT_12:8d
CORE_0_INTLV_LANE_SHIFT_OUT_13:8e
CORE_0_INTLV_LANE_SHIFT_OUT_14:8f
CORE_0_INTLV_LANE_SHIFT_OUT_15:90
